收发器
在具有相同的总线频宽时，串行接口的功耗也比并行端口小。并且设备工作模式从并行传输转变为串行传输，串行的速度就可以随着频率的提高而成倍的提高。基于FPGA具有嵌入式Gb速率级别以及低功耗架构优点，它能使得设计师利用的EDA工具快速解决协议和速率的变化问题。随着FPGA的广泛应用，收发器整合在FPGA中，成为解决设备传输速度问题的一个有效办法。
485收发器
RS-485又名TIA-485-A, ANSI/TIA-485。
RS485是一个定义平衡数字多点系统中的驱动器的电气特性的标准，该标准由电信行业协会和电子工业联盟定义。使用该标准的数字通信网络能在远距离条件下以及电子噪声大的环境下有效传输信号。RS-485使得连接本地网络以及多支路通信链路的配置成为可能。
RS485有两线制和四线制两种接线，四线制只能实现点对点的通信方式，现很少采用，多采用的是两线制接线方式，这种接线方式为总线式拓扑结构，在同一总线上一共可以挂接32个节点。
485收发器
自动收发电路发送高电平时总会有一段时间或全部时间是由上下拉电阻进行驱动的，若要提高发送高电平信号的驱动能力，需要使用较小阻值的上下拉电阻，由于RS-485收发器本身驱动能力的限制，上下拉电阻也不能选择太小，一般总线上所有节点的上下拉电阻并联值不能小于375欧，因此自动收发电路发送高电平信号的驱动能力非常有限。RS-485总线增加终端电阻后，发送高电平的AB差分电压是由终端电阻与上下拉电阻分压所得，所以此时发送的高电平信号幅值很低，因此使用自动收发RS-485收发器时，尽量不要使用终端电阻。
485收发器
对功耗有要求且通信距离较长的情况
一般在一个位的中间时间对信号进行采样，由于低通信速度的情况下，每一个位的时间较长，所以在到达采样点时反射信号已被消耗掉，对通信已无影响。RSM485ECHT在1200m 9600bps不加终端电阻首端和末端的波形如图8和图9所示，可以看出反射信号在到达每一个位中间前就已经被消耗掉了。
以上信息由专业从事300度高温can芯片公司的北京启尔特于2025/5/9 13:02:05发布
转载请注明来源：http://beijing.mf1288.com/rong1012-2861179887.html
