PCIE密码卡
密码卡设计，外接四种加密芯片，芯片1、芯片2、芯片3、芯片4分别实现 SM1 SM2/SM3、SM4和 SSF33算法，可完成密码卡初始化、密钥管理、备份恢复和权限管理操作等功能。密码卡应用于PC机中，通过PCIE插槽与PC机主板连接，并由PC机进行控制操作。PCIE 总线接口由FPGA内的IP硬核实现，完成POIE核与SRAM缓存及其控制模块之间的通信。NiosII核作为控制中心，完成密码卡软件功能。同时，外接加密芯片通过各自接口模块实现与密码卡的通信。
PCIE密码卡
高速电路时钟信号频率较高，时钟信号的抖动、漂移、畸变对系统有很大影响，高速PCB的设计就要求信号波形受干扰要小。所以，要优先考虑系统的时钟分配和走线等问题。高速时钟信号要优先布线，其中首要考虑系统的主时钟信号线，走线要尽可能的短，走直线，且避免过孔，为防止时钟与电源之间的干扰，时钟信号也要避开电源部分。当同一电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不能并行走线，而对于多个器件使用同一频率时钟信号，可采用蜘蛛型、树状型、分枝型时钟分配网络。
PCIE密码卡
高速信号布线，布线是在布局之后，按照原理图连线设计铜箔的走线。在布线过程中，也可适当合理调整布局尽量使连线短，从而减少串扰。在高速数字信号布线时，靠近多电源层的信号层布线应远离电源，高速密码卡通过PCIE插槽与PC机进行高速数据信号的传输，采用关分对走线，可尽量避免信号完整性问题。差分信号中间一般不能加地线，否则会破坏差分对信号之间的耦合效应。而差分信号布线完成之后，可在PCB高速信号周围进行敷铜，将空余没有走线的部分用接地导线全部铺满，能够提高电路的抗干扰能力。保持差分对的对称性是PCB布线的关键，若关分对长度不匹配，降低传输速率的同时也会影响系统读写数据准确性。为保证系统在同一周期议取数据有效，差分信号的延迟差需保持在允许范围内，所以其布线长度必须严格等长。为此，设计蛇形走线按照系统时序要求调节可解决这一问题。
PCIE密码卡技术
数字签名的产生和验证：可以根据需要利用内部存储的SM2密钥对或外部导入SM2 私钥对请求数据进行数字签名。
数字信封功能：支持基于SM2 密码算法的数字信封功能，并支持由内部密钥保护到外部密钥保护的数字信封转换功能。
物理随机数的产生：采用物理噪声源产生器芯片生成随机数。
安全密钥存储：采用“设备保护密钥‐ 用户密钥（卡内SM2密钥对/KEK） ‐会话密钥”的三层密钥保护结构，保证用户密钥及应用系统的安全性。保证关键密钥在任何时候不以明文形式出现在设备外。
用户访问权限控制：具有用户管理功能，加强密码设备自身的安全性。 基于智能卡的分级使得访问控制更加安全的。
可靠的密钥备份机制：备份恢复采用安全的门限秘密共享技术实现备份密钥的分割存放，既保证了备份数据的安全性，也保证了系统备份的可靠性。
以上信息由专业从事mPCIE密码卡报价的国泰网信于2024/4/27 5:57:15发布
转载请注明来源：http://beijing.mf1288.com/bjgtwx-2742486050.html
