PCIE密码卡
如今互联网技术飞速发展，电子邮件、网上支付、个人通信等信息服务被广泛使用,在此背景下信息安全成为重要研究课题。公钥基础设施(Public KeyInfrastructure,PKI)技术利用公钥理论和技术提供了信息安全服务，而基于PKI技术的SM1.SM2.SM3SM4、算法是国家密码管理局制定的商用密码，在电子政务、电子商务等领域广泛应用。PCIE(PCIExpress)总线技术作为第三代I/O总线标准采用串行数据传输和点到点互连技术,在高速设备中应用广泛。在数字系统设计领域中，较高时钟频率带来信号完整性、电源完熬性、串扰等问题,用传统方法设计PCB(Printed CircuitBoard)将无法满足系统稳定工作的要求。
PCIE密码卡
在高速密码卡中,FPGA通过PCB板上晶振获取66.66MHz时钟，经过FPGA内部锁相环后产生200MHz基本时钟用作芯片2和芯片3的接口操作时钟，然后经过内部分频电路提供100MHz时钟作为FPGA内部的NiosII软核和硬件电路的工作时钟，分频16MHz作为芯片2和芯片3的工作时钟分频20MHz作为芯片1和芯片4的工作时钟。
PCIE密码卡
高速信号布线，布线是在布局之后，按照原理图连线设计铜箔的走线。在布线过程中，也可适当合理调整布局尽量使连线短，从而减少串扰。在高速数字信号布线时，靠近多电源层的信号层布线应远离电源，高速密码卡通过PCIE插槽与PC机进行高速数据信号的传输，采用关分对走线，可尽量避免信号完整性问题。差分信号中间一般不能加地线，否则会破坏差分对信号之间的耦合效应。而差分信号布线完成之后，可在PCB高速信号周围进行敷铜，将空余没有走线的部分用接地导线全部铺满，能够提高电路的抗干扰能力。保持差分对的对称性是PCB布线的关键，若关分对长度不匹配，降低传输速率的同时也会影响系统读写数据准确性。为保证系统在同一周期议取数据有效，差分信号的延迟差需保持在允许范围内，所以其布线长度必须严格等长。为此，设计蛇形走线按照系统时序要求调节可解决这一问题。
以上信息由专业从事密码卡公司的国泰网信于2024/4/18 11:28:09发布
转载请注明来源：http://beijing.mf1288.com/bjgtwx-2737528556.html
